6-常用的组合逻辑电路模块及应用

编码器

• 编码：用二进制代码表示特定含义的信息。
• 编码器：将有效输入信号转换为相应代码的组合逻辑电路。
  
• 普通编码器：只允许一个输入信号有效
• 优先编码器：允许多个输入同时有效，只对其中优先权最高的一个编码

关键概念

• 控制输入端（使能端 EI）：控制编码器是否允许工作。
  • 如 CD4532 的 $EI=1$ 允许编码；$EI=0$ 禁止编码，禁止时各输出均为 $0$
• 控制输出端 GS（工作状态标志）：标明编码器已使能，且有有效编码输入。
  • 如 CD4532 的 $GS=1$ 表示有有效编码输入；$GS=0$ 表示未使能或没有有效输入。
• 控制输出端 EO（使能输出）：控制后级编码器的使能，用于多片级联。
  • 如 CD4532 已使能且无有效输入时 $EO=1$，允许低优先级片工作
• 有效电平：输入达到有效电平才表示请求编码
  • 引脚名称上的 $\overline{X}$ 通常表示低电平有效，注意不代表非运算
  • 无上划线的 $X$ 通常表示高电平有效

编码器元件

74148 8线—3线优先编码器

二级制码逐位取反，低电平有效

• 低电平有效：编码输入、代码输出及使能输入均为低电平有效
• 优先顺序：$I_7>\cdots >I_0$，优先选择编号最大的有效输入
• 输出：输出是输入编号二进制码的逐位取反
  • 例如 $I_5$ 被选中，输出为 $010$，取反得 $101$，即 $5$。
• 状态端、扩展端：$Y_S=\overline{I_1{I}_2{I}_3{I}_4{I}_5{I}_6{I}_7}(\mathrm{GS})$表示有无有效输入，$\overline{Y_{EX}}=\overline{\overline{I_1{I}_2{I}_3{I}_4{I}_5{I}_6{I}_7}}(\mathrm{EO})$用于扩展

逻辑图：

功能表：

74147 10线—4线优先编码器

8421BCD码逐位取反，低电平有效

• 输入：低电平有效，优先顺序为 $I_9>\cdots >I_1$
• 输出：对应数字的 8421 BCD 码逐位取反
  • 例如数字 $9$ 的 BCD 码为 $1001$，实际输出为 $0110$。
  • 数字 0：没有独立的 $I_0$ 输入端，无有效输入时，输出 $1111$，按数字 $0$ 编码

逻辑符号：

键盘输入 8421 BCD 码编码器

8421BCD码

• 输入：十个按键对应数字 $0\sim 9$
• 低电平有效；上拉电阻使未按下时为 $1$，按下接地变为 $0$。
• 输出：$ABCD$ 为对应数字的 8421 BCD 码，$A$ 为最高位
• 状态标志 GS：有按键输入时为 $1$；没有按键时为 $0$，用于区分数字 $0$ 与无输入。

逻辑图：

CD4532 8 线—3 线优先编码器

逻辑符号以及引脚图：

功能表（输入按 $I_7\to I_0$ 排列，$\times$ 表示任意）：

功能扩展

两片 8 线—3 线 CD4532 组成 16 线—4 线高位优先编码器，优先顺序为 $A_{15}>\cdots >A_0$。

• 输入分组：高位片（1）接 $A_8\sim A_{15}$，低位片（0）接 $A_0\sim A_7$；各组内按编号对应连接。
• 使能级联：高位片 $E{I}_1$ 接总使能，$E{O}_1$ 接低位片 $E{I}_0$。
  • 高位组有有效输入：$E{O}_1=0$，低位片被禁止，保证高位组优先。
  • 高位组无有效输入：$E{O}_1=1$，允许低位片编码。
• 输出合成：最高位标明选中哪一组；低三位由两片对应输出经或门合成，禁止片或无输入片输出 $000$

---

译码器

• 译码：编码的逆过程，将一组代码转换为对应的信息。
• 二进制译码器：将 $n$ 位二进制代码转换为 $2^n$ 路输出中对应的一路有效信号。

• 工作条件：使能有效时，每组输入代码只有一个输出端有效，其余输出为相反电平。
• 地址输入：送入译码器、用于指定输出端编号的二进制代码，也称地址码。
  • 如 74HC138 的地址为 $A_2{A}_1{A}_0=101$，表示选择第 $5$ 号输出；使能时 $\overline{Y_5}=0$，其余输出为 $1$。
  • 使能输入决定是否工作，地址输入决定工作时选中哪一路输出。
• 分类：
  • 二进制译码器：输入代码 → 对应的一路有效信号，又称唯一地址译码器。
  • 代码变换器：一种代码 → 另一种代码。

译码器元件

读输入输出都从高位到低位

74x139 双 2 线—4 线译码器

使能时，对应输入编号的一路输出为 $0$，其余为 $1$。对应最小项的非

逻辑符号、引脚图和逻辑图：

• 使能端 $\overline{E}$：低电平有效；为 $0$ 时译码，为 $1$ 时各输出均为 $1$
• 输出：对应输入编号的一路输出为 $0$，其余为 $1$
  • 如输入 $A_1{A}_0=10$，则 $\overline{Y_2}=0$
• 输出表达式：

$$\begin{array}{rlrl}\overline{Y_0}& =\overline{\overline{\overline{E}}\overline{A_1}\overline{A_0}}=\overline{\overline{\overline{E}}{m}_0},& \overline{Y_2}& =\overline{\overline{\overline{E}}{A}_1\overline{A_0}}=\overline{\overline{\overline{E}}{m}_2}\\ \overline{Y_1}& =\overline{\overline{\overline{E}}\overline{A_1}{A}_0}=\overline{\overline{\overline{E}}{m}_1},& \overline{Y_3}& =\overline{\overline{\overline{E}}{A}_1{A}_0}=\overline{\overline{\overline{E}}{m}_3}\end{array}$$

74HC138 3 线—8 线译码器

使能时，对应输入编号的一路输出为 $0$，其余为 $1$。对应最小项的非

电路图、逻辑符号和引脚图：

(注意逻辑中${\bar{E}}_{1,2}$前不是非门)

• 控制输入端：$E_1$、$E_2$ 低电平有效，$E_3$ 高电平有效。
• 输入：$A_2{A}_1{A}_0$ 为输入代码，$A_2$ 为最高位
• 最小项发生器：使能时，输入 $A_2,A_1,A_0$，输出 $\overline{Y_7},\overline{Y_6},\dots ,\overline{Y_0}$ 分别对应这三个变量组成的全部最小项的非 $\overline{m_7},\overline{m_6},\dots ,\overline{m_0}$。
  • 如输入 $101$ 时 $m_5=1$，对应输出 $\overline{Y_5}=\overline{m_5}=0$。
  • 变量顺序：最高位变量接 $A_2$，依次接入 $A_1$、$A_0$，保证最小项编号与输出编号一致。
  • 实现逻辑函数：将函数写为最小项之和，把相应的低有效输出接入与非门 $\overline{\Pi \overline{m_i}}=\Sigma m_i$

译码器的扩展

基本思想

• 片选：靠使能端选择芯片，让指定的一片工作，其余片被禁止
• 低位输入并联：确定选中片内的哪一路输出
• 高位输入控制使能端：确定选中哪一片
• 输出编号：先按高位确定输出分组，再按低位确定组内编号

示例

树形级联

用 74x139 中的一组 2 线—4 线译码器和四片 74HC138，组成 5 线—32 线译码器。

• 高两位 $B_4{B}_3$：接前级 74x139，前级始终使能；四路低有效输出分别接四片 74HC138 的一个低有效使能端
  • 各片其余使能端固定为有效电平，保证前级每次只选中一片
• 低三位 $B_2{B}_1{B}_0$：并联接入四片的 $A_2{A}_1{A}_0$，选择片内输出。
• 总输出：四片依次对应 $0\sim 7$、$8\sim 15$、$16\sim 23$、$24\sim 31$；输入编号对应的一路为 $0$，其余为 $1$

格雷码转换器

用两片 74HC138 将四位输入 $B_3{B}_2{B}_1{B}_0$ 译成 16 路低有效信号，再经与非门得到 $G_3{G}_2{G}_1{G}_0$。

• 地址输入：两片的 $A_2{A}_1{A}_0$ 均接 $B_2{B}_1{B}_0$。
• 片选：$B_3=0$ 时低位片工作，$B_3=1$ 时高位片工作；另一片输出均为 $1$。
  • 低位片输出依次记为 $\overline{L_0}\sim \overline{L_7}$，高位片记为 $\overline{L_8}\sim \overline{L_{15}}$。